“FPGA 和 CPLD 有什么区别?”这是每一届硬件新人的必问问题，也是很多老工程师也说不清的问题。搞不懂区别就选型，很容易选错，要么资源浪费，要么逻辑跑不动。
这篇文章把 FPGA 和 CPLD 的 5 个关键区别讲清楚，再给你一套简单的选型思路。正在选型的朋友建议看到最后。
1 区别一：架构不同——一个像“积木”，一个像“表格”
FPGA 基于查找表(LUT)+ 布线资源构建，逻辑功能通过 LUT 和可编程布线实现，密度大、灵活，适合复杂逻辑。CPLD 基于乘积项(Product Term)和宏单元构建，结构更规则，延迟更可预测，适合相对简单的逻辑组合。
2 区别二：易失性不同——一个要配置，一个上电就用
传统 FPGA 多是 SRAM 型，掉电后逻辑丢失，需要外部配置芯片在每次上电时加载;CPLD 多是非易失的，逻辑烧进芯片内部 Flash，上电瞬间就跑起来，不需要外部配置。这也是 CPLD 在“瞬时启动”场景里无可替代的原因。当然，现在也有非易失 FPGA 和带内部配置的方案，边界在模糊，但理解这条主线还是有用。
3 区别三：密度和规模不同
FPGA 逻辑密度大，从几千 LUT 到几百万 LUT 都有，适合做图像、通信、算法这类“吃资源”的任务;CPLD 密度小，通常在几百到一千多 LUT，适合做胶合逻辑、接口、时序控制这类“小逻辑”任务。
4 区别四：成本和功耗不同
同样的小逻辑量任务，CPLD 更便宜、功耗更低;但逻辑量一大，CPLD 就力不从心，这时候 FPGA 的性价比才体现出来。所以“低成本”不绝对，关键看逻辑量和场景是否匹配。
5 区别五：开发与调试难度不同
FPGA 开发门槛高，要管综合、布局布线、时序约束，调试复杂;CPLD 相对简单，适合快速实现中小逻辑。但两者在国产 AGM 平台上，都用 Supra 工具链，上手路径是统一的。
表 9-1 FPGA 与 CPLD 5 大区别速查
维度FPGACPLD
架构LUT + 可编程布线乘积项 + 宏单元
易失性多为 SRAM，需外部配置多为非易失，瞬时启动
逻辑密度大(千级~百万级 LUT)小(几百~千级 LUT)
成本/功耗大逻辑量下性价比高小逻辑量下更便宜省电
典型任务图像、通信、算法、高速 IO胶合逻辑、时序、接口扩展
6 常见误区：别把 CPLD 当“低配 FPGA”
一个很常见的误区，是把 CPLD 当成“逻辑少一点的 FPGA”，然后上来就问“能不能跑视频、能不能跑神经网络”。这是把架构搞混了。CPLD 的优势不在“算力大”，而在“确定性、瞬时启动、低成本、低功耗”，它擅长的恰恰是那些对启动时序、可靠性要求高、逻辑量又不大的活。
反过来，也有人把 FPGA 说得无所不能，结果中小项目用 FPGA，成本、功耗、开发周期全超预算。正确的姿势是“按需选型”：逻辑量小、要瞬时启动的交给 CPLD，逻辑量大、要并行流水线的交给 FPGA，既省成本又省开发时间。
还有一个容易被忽略的点：在国产 AGM 平台上，无论你选 CPLD 还是 FPGA，用的都是同一套 Supra 工具链、同一条下载链路。这意味着你现在用 AG256 起步，将来逻辑不够了平滑升级到 AG10K，开发经验和工具习惯可以延续，不会被“换平台”打断。这也是把 CPLD 和 FPGA 放在一起选型、而不是割裂看待的价值所在。
7 怎么选?给你一个简单判断
逻辑量小、要瞬时启动、追求极致成本和低功耗的，选 CPLD(如 AG256、AG576);逻辑量中等偏大、要跑图像/协议/高速接口的，选 FPGA(如 AG10K);既要有 MCU 又要有 FPGA 的，直接看异构 SoC。
搞不清自己该选哪个，就把需求发给我们免费评估：逻辑量、IO 数、是否需要瞬时启动、接口需求，我们帮你推荐型号并出替代方案。免费送样、现货充足、技术支持在线，现在就点击立即咨询。