FPGA芯片主要以容量来区分档次，这里面一般会有两个单位概念。
1. LUT(Look-Up Table) 是 FPGA 里真正“装逻辑”的最小单元：
一个 k 输入 LUT 就是一块 2ᵏ×1 位的 SRAM 真值表，把 k 个输入的所有 2ᵏ 种组合都预先存好，输出就是组合逻辑结果。
‑ 典型 4-LUT ≈ 1 个 16×1 SRAM;6-LUT ≈ 64×1 SRAM。
2. LE(Logic Element)/LC(Logic Cell) 是 厂商打包后的“逻辑粒”：
它通常 = 1 个 LUT + 1 个寄存器(DFF)+ 一些进位、选择、级联电路。
因此 1 LE ≈ 1 LUT + 1 Flip-Flop + 布线资源。
换算关系(不同厂商略有差异)：
– Intel/Altera：1 LE = 1 LUT4 + 1 DFF + 进位链
– Xilinx：官方用 LC(Logic Cell)概念，1 LC = 1 LUT6 + 1 DFF
– Lattice / 国产：同样用 LUT4 + DFF 组成 1 LE
通俗地讲，LUT 是“真值表”，LE/LC 是“LUT+寄存器”的成品乐高件;数据手册里写 2 K LE 基本等价于 2 K 个 LUT 加上 2 K 个寄存器。
行业里并没有一个官方强制标准，但各厂在宣发、定价和生态位上形成了约定俗成的“容量档”。主流 FPGA 的 LUT 规模与对应“档次”一般如下表所示。
本文来源于微信公众号：土人观芯