很多入行1-2年的硬件工程师，至今都分不清FPGA和CPLD的核心区别，面试时被问到这个问题，只能含糊地说“一个资源多一个资源少”，完全答不到点子上，直接错失心仪的工作机会。实际上两者的差异根本不是纸面参数上的数字区别，而是从底层架构到适用场景的完全不同，我们从最实用的5个维度拆解，看完你不仅能答上面试题，还能在选型时再也不会选错器件。
第一个核心区别是底层存储架构完全不同：CPLD采用的是基于EEPROM的非易失性架构，掉电之后程序不会丢失，上电之后可以立即运行，不需要额外的配置芯片，启动时间不到1ms，非常适合做上电瞬间的逻辑控制;而FPGA采用的是基于SRAM的易失性架构，掉电之后程序会全部丢失，上电之后需要从外部SPI Flash里加载比特流，启动时间通常需要几十毫秒，必须搭配外部配置芯片才能正常运行。很多新手做项目时想当然地用FPGA做上电瞬间的电源时序控制，结果发现上电初期FPGA还没加载完程序，电源控制逻辑完全不起作用，就是没搞懂这个核心差异。
第二个区别是资源规模和灵活性差异巨大：CPLD的逻辑单元数量通常最多只有几万门，内部没有大量的Block RAM和DSP运算单元，只能实现简单的组合逻辑和时序逻辑，比如地址译码、简单IO扩展这类低复杂度功能;而FPGA的逻辑单元规模可以做到几百万门甚至更高，内置大量的RAM资源、DSP运算单元、高速串行接口，能实现复杂的图像处理、高速数据传输、AI推理这类高复杂度算法。第三个区别是功耗和使用场景完全不同：CPLD的静态功耗极低，适合对启动速度要求极高、逻辑简单的控制场景;FPGA虽然动态功耗更高，但能实现的功能复杂度是CPLD完全无法企及的，两者不存在谁替代谁的关系，而是各自适配完全不同的应用场景。搞懂这些核心差异，你不仅面试时能答得清晰透彻，选型时也再也不会出现“大材小用”或者“资源不够”的低级错误。