产品概述
核心特性
核心架构与存储
- ✓低成本与低功耗的 CPLD 架构
- ✓瞬时启动 (Instant-on)，非易失性标准兼容设计
- ✓内置用户闪存 (UFM)，支持高达 256 Kbits 的非易失性存储
- ✓支持 3.3-V 逻辑电平标准 (LVCMOS / LVTTL)
时钟管理与信号
- ✓内置 PLL，支持时钟倍频、分频及相位偏移
- ✓全局时钟网络提供多达 4 条全局时钟线
- ✓提供可编程的快速传播延迟和时钟到输出时间
- ✓支持模拟 LVDS 输出 (LVDS_E_3R) 及 RSDS 输出 (RSDS_E_3R)
灵活的 I/O 与可靠性
- ✓可编程驱动强度、转换速率、总线保持及上拉电阻
- ✓支持开漏输出 (Open-drain) 及施密特触发器输入
- ✓符合 IEEE Std. 1149.1 标准的 JTAG 边界扫描测试 (BST)
- ✓支持符合 IEEE Std. 1532 标准的在系统编程 (ISP)
技术参数表
| LUTs | 576 LEs |
| UFM Size | 256 Kbits |
| Max User I/O | 80 |
| Operating temp | LQFP-40 / 100 |
Guide 替代与迁移指南
AG576 系列在逻辑规模上是 AG256 的升级版，特别增加了 PLL 资源，使其在需要精确时钟控制或更高频率合成的应用中表现出色。它提供 LQFP-144 封装选项，可提供更多的用户 I/O，是复杂系统控制和接口扩展的理想选择。
Step 1: 硬件
Pin-to-Pin 兼容设计
Step 2: 软件
主流 IDE 开发支持
Step 3: 烧录
标准调试接口支持
资料下载
pdf
AG576 CPLD
1.8M