很多刚接触可编程逻辑的硬件工程师，经常分不清 CPLD 和 FPGA。有的项目明明只需要简单复位、地址译码，选了昂贵 FPGA;有的项目需要高速信号处理，错误选用 CPLD，最后资源不够、时序不达标。CPLD 和 FPGA 都属于可编程逻辑器件，但架构、特性、适用场景差异巨大，搞懂两者区别，选型少走弯路。
核心架构差异
CPLD：基于 Flash 非易失架构，由宏单元构成，宏单元内部包含组合逻辑 + 少量寄存器。逻辑单元之间互联矩阵固定，延时可预测。断电逻辑不会丢失，上电之后立刻加载运行，不需要外部配置芯片。 FPGA：基于 SRAM 架构，由大量查找表 LUT + 寄存器组成。寄存器资源非常丰富，适合时序逻辑。SRAM 掉电丢失程序，必须外挂 Flash 配置芯片，上电需要一段时间加载比特流文件。
关键参数对比
掉电保存：CPLD Flash 存储，掉电不丢逻辑;FPGA SRAM，掉电程序消失。
上电启动：CPLD 上电瞬间逻辑就绪;FPGA 需要配置时间，上电初期 IO 状态不可控。电源时序、整机复位场景，CPLD 优势明显。
逻辑资源：CPLD 宏单元数量偏少，适合组合逻辑;FPGA LUT 数量巨大，适合大量时序逻辑、流水线、高速运算。
信号延时：CPLD 互联矩阵固定，信号延时固定可预测;FPGA 布线延时随布局变化，时序约束难度更高。
功耗：同等容量下 CPLD 静态功耗更低;FPGA 静态漏电流大，待机功耗高。电池供电设备优先 CPLD。
成本：小容量逻辑场景 CPLD 成本更低;大规模逻辑，FPGA 性价比更高。
开发工具：CPLD 编译速度快;FPGA 工程编译耗时长，时序收敛难度大。
适用场景区分
✅ 优先 CPLD 场景：电源时序控制、整机复位管理、地址译码、IO 接口扩展、硬件逻辑译码、继电器控制、主板辅助逻辑、低功耗控制板。典型产品：工业背板、电源管理板、传感器信号调理、电力监测副板。国产 AGM CPLD 就是主打这类控制场景，替代 Altera MAX 系列。
✅ 优先 FPGA 场景：高速数据采集、图像处理、高速通信接口、算法加速、多通道数字信号处理。典型产品：高速采集卡、图像主板、软件无线电。
真实落地案例：工控主板，CPLD 还是 FPGA 选型对比
某自动化设备公司开发运动控制主板。主板功能分为两部分：第一部分，电机编码器高速采集、位置算法运算;第二部分，整机上电复位、多电源时序控制、背板地址译码。方案 A：全部用 FPGA 实现。FPGA 负责算法 + 复位逻辑。问题：FPGA 上电加载期间，复位信号不稳定，容易造成后端芯片上电时序错乱;而且 FPGA 待机功耗高，整机待机功耗指标不达标。方案 B：主芯片 FPGA 负责高速算法;搭配一颗 AGM256SL100 CPLD，专门处理上电时序、复位逻辑、地址译码。最终选用方案 B。CPLD 上电立刻稳定输出复位信号，电源时序可控;FPGA 只负责高速运算，分工清晰。静态功耗大幅下降，上电异常问题完全解决。工程师总结：不要把所有逻辑都堆到 FPGA，板卡辅助控制交给 CPLD，系统稳定性提升很多。
常见误区
误区 1：FPGA 比 CPLD 高级，能用 FPGA 就不用 CPLD。不对，器件没有高低之分，看场景。简单控制逻辑，CPLD 成本更低、上电更可靠。误区 2：CPLD 也可以做高速算法。CPLD 寄存器资源少，不适合大量流水线运算，高速时序很难收敛。误区 3：FPGA 上电 IO 状态可控。SRAM 型 FPGA 上电加载阶段 IO 是高阻态，复位、电源时序场景风险高。
总结
一句话区分：CPLD 擅长上电稳定的组合逻辑控制，掉电保存、低静态功耗;FPGA 擅长海量时序逻辑与高速数据运算，需要外挂配置芯片。 做硬件选型：如果项目核心是时序控制、译码、复位，优先评估国产 AGM CPLD;如果是高速采集、算法处理，再考虑 FPGA。很多工业板卡采用 “FPGA+CPLD” 组合架构，各司其职，兼顾性能和稳定性。