在可编程SoC的处理器侧，一个肉眼可见的趋势是RISC-V硬核的密度在快速上升。这对做国产化替代选型的团队意味着：异构SoC的“CPU侧”不再默认是ARM，RISC-V正在成为同等重要的选项。
安路DR1系列的异构硬核架构同时提供单核64位RISC-V和双核ARM Cortex-A35两种处理器选项，FPGA逻辑、JPU和NPU并列集成，定位是复杂嵌入式系统、低功耗和高性能芯片市场。易灵思的钛金RV-SoC FPGA把四核硬核RISC-V处理器和16G SerDes、PCIe Gen4x4、LPDDR4硬核放在一起，目标指向中高端异构计算和边缘智能。紫光同创的Elite-2系列代表型号PG2E35D同样内置RISC-V硬核、硬件浮点和片上ADC。遨格芯微的AG32系列则用248MHz RISC-V加片内CPLD的组合，把异构SoC的价格拉到10元以内区间。
RISC-V在异构SoC里加速渗透，有一个很实际的工程原因：处理器核的授权成本和可裁剪性。FPGA fabric本身已经是可编程的，如果处理器核也能按场景裁剪指令集和外设，整个芯片的“可定制面积”会更大。对于工业控制这类不需要完整Linux生态、但对实时性和确定性要求高的场景，RISC-V的轻量级硬核比ARM A系列更容易做到“够用且不浪费”。
但选型时不能只看“是不是RISC-V”。更关键的信号是处理器与可编程逻辑之间的耦合方式。AG32的AHB直连把延迟压到数十纳秒，同时支持全引脚重映射，让MCU和CPLD之间的任务划分可以非常细粒度。安路DR1M90的思路是在双核ARM之外叠加FPGA逻辑单元、JPU和NPU，通过提升核间通信效率和带宽来缩短时延。不同厂商的耦合深度不一样，落到项目上就是“哪些任务可以放心地跨域划分”的差别。
对于正在做国产可编程SoC选型的团队，可以把评估收敛到三个问题：第一，处理器核的生态是否覆盖你的软件栈(RTOS、协议栈、工具链);第二，片内可编程逻辑的规模、LUT结构和布线资源是否匹配你的硬件加速任务清单;第三，也是最重要的，PS与PL之间的总线带宽和延迟是否在你的控制环截止时间之内。前两条决定“能不能做”，第三条决定“做出来性能够不够”。